この記事はkivantium Advent Calendarの7日目です。
昨日は乗算器の準備のために順序回路の構成要素であるラッチとフリップフロップについて簡単に触れ、シフトレジスタを導入しました。今日は掛け算を行う回路を作っていこうと思います。
単純な符号なし乗算器 その1
掛け算の基本的考え方は筆算です。簡単のためにしばらく符号なし整数を考えます。
4bitで11x14=154を二進数の筆算でやると
1011 x)1110 ------ 0000 1011 1011 1011 ------- 10011010
のようになります。
この筆算を素直に回路に直すと以下のようになります。
MUXはマルチプレクサの意味で、横からの制御入力が0(B[0]とか)なら左側の入力(つまり0)を出力し、1なら右側の入力(A[n-1:0]とか)を出力します。各bitごとに
A | B | Select | Out |
0 | 0 | 0 | 0 |
0 | 1 | 0 | 0 |
1 | 0 | 0 | 1 |
1 | 1 | 0 | 1 |
0 | 0 | 1 | 0 |
0 | 1 | 1 | 1 |
1 | 0 | 1 | 0 |
1 | 1 | 1 | 1 |
という真理値表を持つゲートをbit数だけ並べればマルチプレクサは作れるのでこれもNANDゲートだけでできます。入力を増やしたマルチプレクサもよく使います。
また、最初の加算器に入る左側のマルチプレクサの入力{A[n-1:0], 0}
はVerilog HDLの記法でA[n-1:0]の右側に0を追加したものを表します。
この回路でも確かに掛け算は実現できるのですが、割とゲートを必要とする加算器をbit数の分だけ直列に並べるこの回路はトランジスタ使用数の点からも速度の点からも使いにくいので改善していく必要があります。
単純な符号なし乗算器 その2
昨日作ったシフトレジスタを使って加算器の数を減らした乗算器は次のようになります。
これはクロック入力のたびにマルチプレクサの入力を変更し、シフトレジスタをずらしていくことでbit数ぶんのクロックで掛け算を計算する回路です。
これは加算器を1つしか使わないので資源は節約できますが、クロックの分だけ待つことになりこれまた遅いです。
符号付き乗算器
今までは符号なし整数同士の掛け算を考えてきましたが、この方法を符号あり整数に拡張するには工夫が必要になります。
筆算で上に来る数が負の場合は足し算の際に符号拡張(値が負の数となるように答えのbit数の長さになるよう1で埋める必要がある)が必要になり、下に来る数が負の数の場合は一番上の符号bitの扱いを変える必要があるなど、さっきの方法を拡張するのは少し面倒です。
符号付き整数の掛け算を行う方法としてBaugh-Wooleyアルゴリズムを紹介します。
$n$bitの符号付き整数$A$は第$i$bitの数を$a_i$とすると
$$A = -2^{n-1}\cdot a_{n-1} + \sum_{i=0}^{n-2}2^i \cdot a_i$$
と書けます。このとき、Aと$m$bitの符号付き整数$B$との積は、
ここで、「bit反転+1」という操作がnビット符号なし整数$X$を$2^n-X$に変更する操作であることに注意すると、
従って、
は求める積より$2^{n+m}$大きい値になりますが、結果を(n+m)bitの変数に格納する場合$2^{n+m}$は溢れるので反映されません。
よって最後の式を計算すれば符号付き整数同士の積が求まります。
$n=m=4$の場合にこの式を筆算で表すと
となります。
この4つの数の和を求めれば掛け算が求まります。
次回はこの足し算を高速に行うことで掛け算を高速に実行する方法を見ていきます。